新聞/產業
聯電與SuVolta聯合開發28奈米低功耗製程
2013/07/23 · 記者 姚惠茹
聯華電子與SuVolta公司，23日宣布聯合開發28奈米製程。該項製程將SuVolta的Deeply Depleted Channel™ (DDC)電晶體技術整合到聯華電子的28奈米High-K/Metal Gate(HKMG)高效能移動(HPM)製程。
SuVolta與聯華電子正密切合作利用DDC電晶體技術的優勢來降低泄漏功耗，並提高SRAM的低電壓效能。
這兩家公司還宣布該製程技術將提供高度靈活的採用方式：
• “DDC PowerShrink™低功耗平台”選項：所有電晶體都使用DDC技術以實現最佳功耗與效能優勢；
• “DDC DesignBoost電晶體調換”選項：用DDC電晶體取代現有設計中部分電晶體。該選項的典型應用是用DDC電晶體取代泄漏功耗大的電晶體來降低泄漏，或者取代SRAM位單元電晶體從而提高效能並降低最低工作電壓(Vmin)聯華電子先進技術開發處副總游萃蓉表示：“在接下來的幾周或者幾個月，我們期待看到與SuVolta聯合開發的技術有良好的結果，從而進一步驗証DDC技術為聯華電子的28奈米 HKMG製程帶來的功耗與效能優勢。通過將SuVolta的先進技術引進到聯華電子HKMG製程上，我們將提供28奈米移動計算製程平台，以完善現有的Poly-SiON及HKMG技術。”
SuVolta總裁兼首席執行官Bruce McWilliams博士表示：“UMC與SuVolta團隊繼續將DDC技術集成到UMC的28奈米製程，取得優秀的進展。通過合作，我們開發的製程使得UMC客戶的設計易於移植。此外，SuVolta為業界提供選擇，以替代昂貴而復雜的製程技術，從而推動未來移動器件的發展。”
SuVolta與聯華電子正密切合作利用DDC電晶體技術的優勢來降低泄漏功耗，並提高SRAM的低電壓效能。
這兩家公司還宣布該製程技術將提供高度靈活的採用方式：
• “DDC PowerShrink™低功耗平台”選項：所有電晶體都使用DDC技術以實現最佳功耗與效能優勢；
• “DDC DesignBoost電晶體調換”選項：用DDC電晶體取代現有設計中部分電晶體。該選項的典型應用是用DDC電晶體取代泄漏功耗大的電晶體來降低泄漏，或者取代SRAM位單元電晶體從而提高效能並降低最低工作電壓(Vmin)聯華電子先進技術開發處副總游萃蓉表示：“在接下來的幾周或者幾個月，我們期待看到與SuVolta聯合開發的技術有良好的結果，從而進一步驗証DDC技術為聯華電子的28奈米 HKMG製程帶來的功耗與效能優勢。通過將SuVolta的先進技術引進到聯華電子HKMG製程上，我們將提供28奈米移動計算製程平台，以完善現有的Poly-SiON及HKMG技術。”
SuVolta總裁兼首席執行官Bruce McWilliams博士表示：“UMC與SuVolta團隊繼續將DDC技術集成到UMC的28奈米製程，取得優秀的進展。通過合作，我們開發的製程使得UMC客戶的設計易於移植。此外，SuVolta為業界提供選擇，以替代昂貴而復雜的製程技術，從而推動未來移動器件的發展。”